Introduction to Logic Synthesis using Verilog HDL
Vše od
Springer International Publishing AG
ISBN: 9783031797422
Introduction to Logic Synthesis Using Verilog HDL explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics.
734 Kč
- 1 - 2 ks
- 734 Kč
- 3 - 10 ks
- 727 Kč
- 11 a více ks
- 720 Kč
Naše cena 734 Kč je o 6 % nižší než
doporučená cena výrobce 781 Kč.
Předpoklad doručení do 27. května *
* Termín expedice je odhadovaný a může se mírně upravit podle termínu dodání od našeho dodavatele. Pokud by došlo ke změně, vždy vás budeme včas informovat.
Nepřehlédněte od Springer International Publishing AG ↓
734 Kč
Více o produktu ↓
Introduction to Logic Synthesis Using Verilog HDL explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics.
- Výrobce
- Springer International Publishing AG
- Jazyk
- Switzerland
- Autor
- Reese, Robert B.;Thornton, Mitchell A.
- Rozměry
- 235 x 191
- Rok vydání
- 2007
- Počet stran
- 75
- Obsah
- Paperback / softback
- Počet stran
- 75 pages, VII, 75 p.
Zanechte své hodnocení
Budeme rádi, když se podělíte o svou zkušenost s Introduction to Logic Synthesis using Verilog HDL a pomůžete tak ostatním zákazníkům při výběru.
Navíc každý měsíc losujeme jednoho z těch, kteří nám zanechali recenzi, a obdarujeme ho kuponem na nákup v hodnotě 500 Kč. Možná právě Vy budete tím šťastným – držíme palce!
