Logic Synthesis and Verification Algorithms
Vše od
Springer-Verlag New York Inc.
ISBN: 9781475770360
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large...
2 203 Kč
- 1 - 2 ks
- 2 203 Kč
- 3 - 10 ks
- 2 181 Kč
- 11 a více ks
- 2 160 Kč
Naše cena 2 203 Kč je o 6 % nižší než
doporučená cena výrobce 2 344 Kč.
Předpoklad doručení do 27. května *
* Termín expedice je odhadovaný a může se mírně upravit podle termínu dodání od našeho dodavatele. Pokud by došlo ke změně, vždy vás budeme včas informovat.
Nepřehlédněte od Springer-Verlag New York Inc. ↓
2 203 Kč
Více o produktu ↓
Logic Synthesis and Verification Algorithms is a textbook designed for courses on VLSI Logic Synthesis and Verification, Design Automation, CAD and advanced level discrete mathematics. Logic Synthesis and Verification Algorithms is about the theoretical underpinnings of VLSI (Very Large Scale Integrated Circuits).
- Výrobce
- Springer-Verlag New York Inc.
- Jazyk
- United States
- Autor
- Hachtel, Gary D.;Somenzi, Fabio
- Rozměry
- 254 x 178
- Rok vydání
- 2013
- Počet stran
- 564
- Obsah
- Paperback / softback
- Počet stran
- 564 pages, XXXII, 564 p.
Zanechte své hodnocení
Budeme rádi, když se podělíte o svou zkušenost s Logic Synthesis and Verification Algorithms a pomůžete tak ostatním zákazníkům při výběru.
Navíc každý měsíc losujeme jednoho z těch, kteří nám zanechali recenzi, a obdarujeme ho kuponem na nákup v hodnotě 500 Kč. Možná právě Vy budete tím šťastným – držíme palce!
