SystemVerilog for Hardware Description
RTL Design and Verification
Vše od
Springer Verlag, Singapore
ISBN: 9789811544040
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
2 937 Kč
- 1 - 2 ks
- 2 937 Kč
- 3 - 10 ks
- 2 908 Kč
- 11 a více ks
- 2 879 Kč
Naše cena 2 937 Kč je o 6 % nižší než
doporučená cena výrobce 3 125 Kč.
Předpoklad doručení do 27. května *
* Termín expedice je odhadovaný a může se mírně upravit podle termínu dodání od našeho dodavatele. Pokud by došlo ke změně, vždy vás budeme včas informovat.
Nepřehlédněte od Springer Verlag, Singapore ↓
Interplay of Geo-Politics and Geo-Economics in PakistanÂ’s Foreign Policy (Post-2008)
do 27. května3 231 Kč
2 937 Kč
Více o produktu ↓
This book introduces the reader to FPGA based design for RTL synthesis. The book builds the story from basic fundamentals of FPGA based designs to advance RTL design and verification concepts using SystemVerilog.
- Výrobce
- Springer Verlag, Singapore
- Jazyk
- Singapore
- Autor
- Taraate, Vaibbhav
- Rozměry
- 235 x 155
- Rok vydání
- 2020
- Počet stran
- 252
- Obsah
- Hardback
- Počet stran
- 252 pages, 95 Illustrations, color; 9 Illustrations, black and white; XXI, 252 p. 104 illus., 95 ill
Zanechte své hodnocení
Budeme rádi, když se podělíte o svou zkušenost s SystemVerilog for Hardware Description a pomůžete tak ostatním zákazníkům při výběru.
Navíc každý měsíc losujeme jednoho z těch, kteří nám zanechali recenzi, a obdarujeme ho kuponem na nákup v hodnotě 500 Kč. Možná právě Vy budete tím šťastným – držíme palce!
